Nahaufnahme eines Halbleiterchips mit komplexen Strukturen für Advanced Packaging.

SMT Magazin

Advanced Packaging: Aus Komplexität wird Innovation

10. November 2026 4 Min. Lesedauer

High Performance Computing, datenintensive Anwendungen und nicht zuletzt Künstliche Intelligenz erfordern immer leistungsstärkere Halbleiter-Bausteine. Neben Fortschritten in der Lithographie trägt auch Advanced Packaging maßgeblich zur Performance eines Systems bei: Dabei werden unterschiedliche Chipbausteine, etwa Logik- und Speicherchips, eng nebeneinander angeordnet oder übereinander gestapelt und in einem gemeinsamen Package miteinander verbunden. Durch das präzise Zusammenspiel einzelner Chips lassen sich schnellere, effizientere und energieärmere Datenflüsse in der gesamten Chip-Architektur möglichen.

Grafik einer Advanced Packaging Architektur

Systemintegration als zweite Innovationsachse

Jahrzehntelang wurde der Fortschritt in der Halbleiterindustrie anhand der Anzahl der Transistoren auf einem Chip gemessen. Die High-NA-EUV-Lithographie beispielsweise ermöglicht immer mehr Rechenleistung auf immer kleineren Flächen und trägt dazu bei, das Mooresche Gesetz weiter fortzuschreiben. Miniaturisierung allein stößt jedoch zunehmend an wirtschaftliche und physikalische Grenzen. Neben der weiteren Strukturverkleinerung gewinnt deshalb die Systemintegration an Bedeutung. Advanced Packaging integriert unterschiedliche Halbleiter-Module zu einer ganzheitlichen und hochpräzisen Chip-Architektur. Leistungssteigerung entsteht damit nicht mehr allein auf Transistorebene, sondern zunehmend im engen Zusammenspiel unterschiedlicher Speicher, Chiplets und Technologieknoten. Systemintegration wird neben der Lithographie zur zweiten Innovationsachse.

Die Transportkosten pro Bit sinken

Dank der kurzen Verbindungen zwischen den einzelnen Bausteinen eines Packages lassen sich Signale schneller übertragen. Das minimiert Latenzen sowie den Energieverbrauch. Advanced Packaging stellt die Halbleiterindustrie allerdings auch vor neue Herausforderungen: Die Komplexität der Chip-Architektur steigt erheblich. Unterschiedliche Materialien, Fertigungsschritte und Chiplets müssen mit hoher Präzision zusammenspielen. Je enger die einzelnen Komponenten zusammenrücken und je mehr Verbindungen entstehen, desto kleiner werden die zulässigen Toleranzen bei der Positionierung, Ausrichtung und Kontaktierung der einzelnen Bauteile. Bereits geringe Abweichungen können sich auf die Funktion des gesamten Packages auswirken. Verdeckte Defekte, Materialspannungen und Wafer-Verformungen müssen deshalb bereits im Vorfeld erkannt, kontrolliert und gegebenenfalls korrigiert werden. Abschließend entscheidet der eigentliche Bonding-Prozess über Funktionalität, Skalierbarkeit und Yield, also die prozentuale Ausbeute funktionsfähiger Bauteile.

Komplexe Chip-Architekturen sicher fertigen

Für die Halbleiterindustrie rückt damit eine Frage in den Mittelpunkt: Wie lassen sich diese hochkomplexen Chip-Architekturen stabil, reproduzierbar und wirtschaftlich fertigen? Was bei weniger komplexen Architekturen noch innerhalb des Prozessfensters liegt, kann bei steigender Integrationsdichte bereits Funktion und Ausfallrate beeinträchtigen: Dazu zählen unter anderem Verformungen, verdeckte Defekte oder Verschiebungen zwischen einzelnen Schichten und nicht zuletzt die Bonding-Präzision. Mit diesen Einflussgrößen wächst die Bedeutung von Metrologie, Inspektion und Prozesskontrolle. Und hier kommt die ZEISS Sparte Semiconductor Manufacturing Technology (SMT) ins Spiel: Präzision, Defekterkennung, Prozessverständnis und Fertigungsstabilität zählen zu den Kernkompetenzen von ZEISS SMT und bilden eine wichtige Grundlage für Anwendungen im Bereich Advanced Packaging. Durch jahrzehntelange Entwicklungsarbeit in der Halbleiterfertigung, insbesondere in den Bereichen Lithographie und Metrologie, bietet ZEISS SMT bewährte Lösungen für zentrale Herausforderungen der Advanced-Packaging-Fertigung.

ZEISS SMT: vor, während und nach dem Bonding

Vier beispielhafte Technologien zeigen, wie ZEISS SMT zentrale Anforderungen im wachsenden Advanced-Packaging-Markt adressiert:

Wafer können sich während der zahlreichen Prozessschritte stark verformen. Für präzises Wafer-to-Wafer-Bonding müssen die beteiligten Strukturen jedoch exakt übereinanderliegen. ZEISS DUNE schafft dafür die Voraussetzungen: Das System erfasst Wafer-Verformungen, berechnet daraus ein individuelles Korrekturmuster und passt die globale Waferform gezielt an. Eine anschließende Kontrollmessung verifiziert das Ergebnis.

Für einige Bondingprozesse werden sogenannte Interposer eingesetzt: Sie tragen die Logik-, Speicher- und weiteren Chiplets. Die Produktion von Interposern benötigt keine extrem hohe lithographische Auflösung, stellt jedoch besondere Anforderungen an große Belichtungsfelder. Maßgeschneidert dafür eignet sich das XT:260: Dieses DUV-Lithographiesystem ermöglicht die Belichtung größerer Felder und adressiert damit spezifische Anforderungen der Interposer-Fertigung.

Nach dem Bonding liegen die entscheidenden Strukturen im Inneren des Packages und sind für optische Inspektionsverfahren nicht mehr zugänglich. Für diesen Einsatzbereich ermöglicht das Inline-Röntgenmikroskop ZEISS NLX die zerstörungsfreie Inspektion dreidimensionaler Strukturen im Inneren dünner, großflächiger Proben.

ZEISS SMT Mitarbeiter neben einem ZEISS System

Wafer 3D Metrology and Defect Review wird für die Inline-3D-Charakterisierung, 3D-Metrologie und Defektanalyse eingesetzt. Mithilfe von Elektronenoptik erfasst das System dreidimensionale Strukturen in Halbleiterbauelementen bis in den Nanometerbereich. Dadurch lassen sich Analysen, die bislang mehrere Tage beanspruchten, in kürzerer Zeit durchführen.

Advanced Packaging erschließt zusätzliches Leistungspotenzial durch die hochpräzise Integration unterschiedlicher Bausteine im Package. Entscheidend ist, daraus stabile und wirtschaftliche Fertigungsprozesse mit hohen Yields zu entwickeln. Hierbei unterstützen wir bei ZEISS unsere Kunden, indem wir mit neuen Produktiv-, Metrologie- und Defekterkennungs-Lösungen zu ihrem Erfolg beitragen.

Dr. Michael Hentschel Head of Field of Business Advanced Packaging

Vom Messwert zum stabilen Prozess

Advanced Packaging demonstriert die sich wandelnden Schlüsselkompetenzen in der Chip-Produktion: In zukünftigen Wertschöpfungsketten wird es nicht mehr ausreichen, einzelne Technologien weiterzuentwickeln. Es wird vielmehr darum gehen, unterschiedlichste Technologien zuverlässig zusammenzuführen und in stabile, wirtschaftliche Fertigungsprozesse zu integrieren. Tiefe Expertise in der Prozesskontrolle, ein sicherer Umgang mit komplexen Integrationsanforderungen und ein breites Produktportfolio machen ZEISS SMT zum Technologiepartner, der die Halbleiterindustrie führend mitgestaltet.